Introduction aux spécifications PCIe 5.0

• Introduction aux spécifications PCIe 5.0

La spécification PCIe 4.0 a été achevée en 2017, mais elle n'était pas prise en charge par les plates-formes grand public avant la série Rydragon 3000 7 nm d'AMD, et auparavant, seuls des produits tels que le calcul intensif, le stockage haut débit de classe entreprise et les périphériques réseau utilisaient la technologie PCIe 4.0.Bien que la technologie PCIe 4.0 n'ait pas encore été appliquée à grande échelle, l'organisation PCI-SIG développe depuis longtemps un PCIe 5.0 plus rapide, le débit du signal a doublé, passant de 16 GT/s actuel à 32 GT/s, la bande passante peut atteindre 128 Go/s. s, et la spécification de la version 0.9/1.0 est terminée.La version v0.7 du texte de la norme PCIe 6.0 a été envoyée aux membres et le développement de la norme est en bonne voie.Le taux de broche du PCIe 6.0 a été augmenté à 64 GT/s, soit 8 fois celui du PCIe 3.0, et la bande passante dans les canaux x16 peut être supérieure à 256 Go/s.En d’autres termes, la vitesse actuelle du PCIe 3.0 x8 ne nécessite qu’un seul canal PCIe 6.0 pour être atteinte.En ce qui concerne la v0.7, PCIe 6.0 a réalisé la plupart des fonctionnalités annoncées initialement, mais la consommation électrique est encore améliorée.d, et la norme a récemment introduit l'équipement de configuration de puissance L0p.Bien entendu, après l’annonce en 2021, PCIe 6.0 pourrait être disponible dans le commerce en 2023 ou 2024 au plus tôt.Par exemple, PCIe 5.0 a été approuvé en 2019, et ce n'est que maintenant qu'il existe des cas d'application

Par rapport aux spécifications standards précédentes, les spécifications PCIe 4.0 sont arrivées relativement tard.Les spécifications PCIe 3.0 ont été introduites en 2010, 7 ans après l'introduction de PCIe 4.0, la durée de vie des spécifications PCIe 4.0 pourrait donc être courte.En particulier, certains fournisseurs ont commencé à concevoir des dispositifs de couche physique PCIe 5.0 PHY.

L'organisation PCI-SIG s'attend à ce que les deux normes coexistent pendant un certain temps, et PCIe 5.0 est principalement utilisé pour les appareils hautes performances ayant des exigences de débit plus élevées, tels que les GPU pour l'IA, les périphériques réseau, etc., ce qui signifie que PCIe 5.0 est plus susceptibles d'apparaître dans les environnements de centre de données, de réseau et HPC.Les appareils nécessitant moins de bande passante, tels que les ordinateurs de bureau, peuvent utiliser PCIe 4.0.

Pour PCIe 5.0, le débit du signal a été augmenté de 16 GT/s pour PCIe 4.0 à 32 GT/s, toujours en utilisant un encodage 128/130, et la bande passante x16 a été augmentée de 64 Go/s à 128 Go/s.

En plus de doubler la bande passante, PCIe 5.0 apporte d'autres changements, en modifiant la conception électrique pour améliorer l'intégrité du signal, la rétrocompatibilité avec PCIe, et bien plus encore.De plus, PCIe 5.0 a été conçu avec de nouvelles normes qui réduisent la latence et l'atténuation du signal sur de longues distances.

L'organisation PCI-SIG prévoit d'achever la version 1.0 de la spécification au premier trimestre de cette année, mais elle peut développer des normes, mais elle ne peut pas contrôler le moment où le terminal sera introduit sur le marché, et il est prévu que le premier PCIe 5.0 les appareils feront leurs débuts cette année et d'autres produits apparaîtront en 2020. Cependant, le besoin de vitesses plus élevées a incité l'organisme de normalisation à définir la prochaine génération de PCI Express.L'objectif du PCIe 5.0 est d'augmenter la vitesse de la norme dans les plus brefs délais.Par conséquent, PCIe 5.0 est conçu pour simplement augmenter la vitesse jusqu'à la norme PCIe 4.0 sans aucune autre nouvelle fonctionnalité significative.

Par exemple, PCIe 5.0 ne prend pas en charge les signaux PAM 4 et inclut uniquement les nouvelles fonctionnalités nécessaires pour permettre à la norme PCIe de prendre en charge 32 GT/s dans les plus brefs délais.

Défis matériels

Le défi majeur dans la préparation d'un produit prenant en charge PCI Express 5.0 sera lié à la longueur du canal.Plus le débit du signal est rapide, plus la fréquence porteuse du signal transmis via la carte PC est élevée.Deux types de dommages physiques limitent la mesure dans laquelle les ingénieurs peuvent propager les signaux PCIe :

· 1. Atténuation du canal

· 2. Réflexions qui se produisent dans le canal en raison de discontinuités d'impédance dans les broches, connecteurs, trous traversants et autres structures.

La spécification PCIe 5.0 utilise des canaux avec une atténuation de -36 dB à 16 GHz.La fréquence 16 GHz représente la fréquence de Nyquist pour les signaux numériques à 32 GT/s.Par exemple, lorsque le signal PCIe5.0 démarre, il peut avoir une tension crête à crête typique de 800 mV.Cependant, après passage par le canal recommandé -36 dB, toute ressemblance avec un œil ouvert disparaît.Ce n'est qu'en appliquant une égalisation basée sur l'émetteur (déaccentuation) et une égalisation du récepteur (une combinaison de CTLE et DFE) que le signal PCIe5.0 peut passer à travers le canal du système et être interprété avec précision par le récepteur.La hauteur minimale attendue des yeux d'un signal PCIe 5.0 est de 10 mV (post-égalisation).Même avec un émetteur à faible gigue presque parfait, une atténuation significative du canal réduit l'amplitude du signal au point où tout autre type de dommage du signal causé par la réflexion et la diaphonie peut être fermé pour restaurer l'œil.