- Introduction aux spécifications PCIe 5.0
La spécification PCIe 4.0 a été finalisée en 2017, mais n'a été prise en charge par les plateformes grand public qu'avec la série Rydragon 3000 d'AMD gravée en 7 nm. Auparavant, seuls les produits destinés aux supercalculateurs, au stockage haute vitesse pour entreprises et aux périphériques réseau utilisaient la technologie PCIe 4.0. Bien que cette technologie ne soit pas encore largement répandue, l'organisation PCI-SIG travaille depuis longtemps à une version plus rapide, PCIe 5.0. Le débit du signal a doublé, passant de 16 GT/s à 32 GT/s, et la bande passante peut atteindre 128 Go/s. La spécification des versions 0.9 et 1.0 est finalisée. Le texte de la norme PCIe 6.0 (version 0.7) a été envoyé aux membres et son développement se poursuit comme prévu. Le débit des broches PCIe 6.0 a été porté à 64 GT/s, soit huit fois celui du PCIe 3.0, et la bande passante sur les canaux x16 peut dépasser 256 Go/s. Autrement dit, la vitesse actuelle du PCIe 3.0 x8 ne nécessite qu'un seul canal PCIe 6.0 pour être atteinte. La version 0.7 du PCIe 6.0 intègre la plupart des fonctionnalités initialement annoncées, tout en optimisant la consommation d'énergie.d, et la norme a récemment introduit la configuration d'alimentation L0p. Bien entendu, après l'annonce de 2021, la norme PCIe 6.0 ne pourra être commercialisée qu'en 2023 ou 2024 au plus tôt. À titre d'exemple, la norme PCIe 5.0 a été approuvée en 2019, et ce n'est que maintenant que l'on observe des cas d'utilisation concrets.
Comparée aux normes précédentes, la norme PCIe 4.0 est apparue relativement tard. La norme PCIe 3.0 a été introduite en 2010, soit sept ans après la norme PCIe 4.0 ; la durée de vie de cette dernière risque donc d'être courte. De fait, certains fabricants ont déjà commencé à concevoir des périphériques de couche physique PCIe 5.0.
L'organisation PCI-SIG prévoit la coexistence des deux normes pendant un certain temps. La norme PCIe 5.0 est principalement utilisée pour les périphériques hautes performances exigeant un débit élevé, tels que les GPU pour l'IA et les équipements réseau. De ce fait, elle est plus susceptible de se généraliser dans les centres de données, les réseaux et les environnements de calcul haute performance (HPC). Les périphériques moins gourmands en bande passante, comme les ordinateurs de bureau, peuvent quant à eux utiliser la norme PCIe 4.0.
Pour PCIe 5.0, le débit du signal a été augmenté de 16 GT/s (PCIe 4.0) à 32 GT/s, en utilisant toujours un codage 128/130, et la bande passante x16 a été augmentée de 64 Go/s à 128 Go/s.
Outre le doublement de la bande passante, la norme PCIe 5.0 apporte d'autres améliorations, notamment une conception électrique optimisée pour une meilleure intégrité du signal, une rétrocompatibilité avec la norme PCIe existante, et bien plus encore. De plus, PCIe 5.0 intègre de nouvelles normes qui réduisent la latence et l'atténuation du signal sur de longues distances.
L'organisation PCI-SIG prévoit de finaliser la version 1.0 de la spécification au premier trimestre de cette année. Bien qu'elle puisse élaborer des normes, elle ne peut contrôler la date de commercialisation des périphériques. Les premiers périphériques PCIe 5.0 devraient être disponibles cette année, et d'autres produits devraient apparaître en 2020. Cependant, le besoin de vitesses plus élevées a incité l'organisme de normalisation à définir la prochaine génération de PCI Express. L'objectif de PCIe 5.0 est d'augmenter la vitesse de la norme le plus rapidement possible. Par conséquent, PCIe 5.0 est conçu pour simplement augmenter la vitesse de la norme PCIe 4.0, sans apporter de nouvelles fonctionnalités significatives.
Par exemple, la norme PCIe 5.0 ne prend pas en charge les signaux PAM 4 et n'inclut que les nouvelles fonctionnalités nécessaires pour permettre à la norme PCIe de prendre en charge 32 GT/s dans les plus brefs délais.
Défis matériels
Le principal défi lié à la préparation d'un produit compatible avec PCI Express 5.0 concerne la longueur du canal. Plus le débit du signal est élevé, plus la fréquence porteuse du signal transmis par la carte de circuit imprimé est importante. Deux types de dommages physiques limitent la portée de propagation des signaux PCIe :
1. Atténuation du canal
· 2. Réflexions qui se produisent dans le canal en raison de discontinuités d'impédance dans les broches, les connecteurs, les trous traversants et autres structures.
La spécification PCIe 5.0 utilise des canaux avec une atténuation de -36 dB à 16 GHz. Cette fréquence correspond à la fréquence de Nyquist pour les signaux numériques à 32 GT/s. Par exemple, au démarrage, le signal PCIe 5.0 peut présenter une tension crête à crête typique de 800 mV. Cependant, après son passage dans le canal recommandé à -36 dB, toute ressemblance avec un œil ouvert disparaît. Seule l'application d'une égalisation à l'émetteur (désaccentuation) et d'une égalisation au récepteur (combinant CTLE et DFE) permet au signal PCIe 5.0 de traverser le canal système et d'être interprété correctement par le récepteur. La hauteur minimale attendue de l'œil d'un signal PCIe 5.0 est de 10 mV (après égalisation). Même avec un émetteur à faible gigue quasi parfait, une atténuation significative du canal réduit l'amplitude du signal au point de masquer toute autre dégradation du signal due à la réflexion et à la diaphonie, et ainsi restaurer l'œil.
Date de publication : 6 juillet 2023
