- Introduction aux spécifications PCIe 5.0
La spécification PCIe 4.0 a été finalisée en 2017, mais elle n'a été prise en charge par les plateformes grand public qu'avec la série Rydragon 3000 7 nm d'AMD. Auparavant, seuls des produits tels que les supercalculateurs, le stockage haute vitesse d'entreprise et les périphériques réseau utilisaient la technologie PCIe 4.0. Bien que cette technologie ne soit pas encore déployée à grande échelle, l'organisation PCI-SIG développe depuis longtemps une version PCIe 5.0 plus rapide. Le débit du signal a doublé, passant de 16 Gbit/s à 32 Gbit/s, la bande passante pouvant atteindre 128 Gbit/s. La version 0.9/1.0 de la spécification est désormais terminée. La version 0.7 de la norme PCIe 6.0 a été envoyée aux membres et le développement de la norme est en bonne voie. Le débit de broches du PCIe 6.0 a été augmenté à 64 Gbit/s, soit huit fois celui du PCIe 3.0, et la bande passante des canaux x16 peut dépasser 256 Gbit/s. Autrement dit, la vitesse actuelle du PCIe 3.0 x8 ne nécessite qu'un seul canal PCIe 6.0. Concernant la version 0.7, le PCIe 6.0 offre la plupart des fonctionnalités initialement annoncées, mais la consommation d'énergie est encore améliorée.d, et la norme a récemment introduit la configuration d'alimentation L0p. Bien entendu, après l'annonce de 2021, la norme PCIe 6.0 pourrait être commercialisée en 2023 ou 2024 au plus tôt. Par exemple, la norme PCIe 5.0 a été approuvée en 2019, et ce n'est qu'aujourd'hui qu'elle est applicable.
Comparées aux spécifications standard précédentes, les spécifications PCIe 4.0 sont arrivées relativement tard. Les spécifications PCIe 3.0 ont été introduites en 2010, soit sept ans après le lancement de PCIe 4.0. Leur durée de vie pourrait donc être courte. Certains fournisseurs ont notamment commencé à concevoir des périphériques de couche physique PCIe 5.0.
L'organisation PCI-SIG prévoit que les deux normes coexisteront pendant un certain temps. La norme PCIe 5.0 est principalement utilisée pour les périphériques hautes performances exigeant un débit plus élevé, tels que les GPU pour l'IA, les périphériques réseau, etc. Elle est donc plus susceptible d'être utilisée dans les centres de données, les réseaux et les environnements HPC. Les périphériques nécessitant moins de bande passante, comme les ordinateurs de bureau, peuvent utiliser la norme PCIe 4.0.
Pour PCIe 5.0, le débit du signal a été augmenté de 16 GT/s pour PCIe 4.0 à 32 GT/s, toujours en utilisant l'encodage 128/130, et la bande passante x16 a été augmentée de 64 Go/s à 128 Go/s.
Outre le doublement de la bande passante, le PCIe 5.0 apporte d'autres changements, notamment une modification de la conception électrique pour améliorer l'intégrité du signal, la rétrocompatibilité avec le PCIe, et bien plus encore. De plus, le PCIe 5.0 a été conçu avec de nouvelles normes réduisant la latence et l'atténuation du signal sur de longues distances.
L'organisation PCI-SIG prévoit de finaliser la version 1.0 de la spécification au premier trimestre de cette année. Elle peut toutefois développer des normes, mais ne peut contrôler la date de commercialisation des terminaux. Les premiers périphériques PCIe 5.0 devraient être lancés cette année, et d'autres produits en 2020. Cependant, le besoin de vitesses plus élevées a incité l'organisme de normalisation à définir la prochaine génération de PCI Express. L'objectif de PCIe 5.0 est d'augmenter la vitesse de la norme dans les plus brefs délais. Par conséquent, PCIe 5.0 est conçu pour simplement atteindre la vitesse de la norme PCIe 4.0, sans autre nouveauté significative.
Par exemple, PCIe 5.0 ne prend pas en charge les signaux PAM 4 et inclut uniquement les nouvelles fonctionnalités nécessaires pour permettre à la norme PCIe de prendre en charge 32 GT/s dans les plus brefs délais.
Défis matériels
Le principal défi pour préparer un produit à la prise en charge de PCI Express 5.0 réside dans la longueur du canal. Plus le débit du signal est élevé, plus la fréquence porteuse du signal transmis sur la carte PC est élevée. Deux types de dommages physiques limitent la propagation des signaux PCIe par les ingénieurs :
· 1. Atténuation du canal
· 2. Réflexions qui se produisent dans le canal en raison de discontinuités d'impédance dans les broches, les connecteurs, les trous traversants et d'autres structures.
La spécification PCIe 5.0 utilise des canaux avec une atténuation de -36 dB à 16 GHz. Cette fréquence représente la fréquence de Nyquist pour des signaux numériques de 32 GT/s. Par exemple, au démarrage, le signal PCIe 5.0 peut présenter une tension crête à crête typique de 800 mV. Cependant, après avoir traversé le canal recommandé de -36 dB, toute ressemblance avec un œil ouvert est perdue. Seule l'application d'une égalisation basée sur l'émetteur (désaccentuation) et d'une égalisation basée sur le récepteur (combinaison de CTLE et de DFE) permet au signal PCIe 5.0 de traverser le canal système et d'être interprété avec précision par le récepteur. La hauteur d'œil minimale attendue pour un signal PCIe 5.0 est de 10 mV (après égalisation). Même avec un émetteur à faible gigue quasi parfait, une atténuation significative du canal réduit l'amplitude du signal au point que tout autre type de dommage causé par la réflexion et la diaphonie peut être corrigé pour restaurer l'œil.
Date de publication : 06/07/2023
