L'organisation PCI-SIG a annoncé la publication officielle de la norme de spécification PCIe 6.0 v1.0, déclarant son achèvement.
Conformément à la norme, la vitesse de transmission double, atteignant 128 Go/s (unidirectionnel) en x16. Grâce à la technologie PCIe qui permet un flux de données bidirectionnel en duplex intégral, le débit bidirectionnel total atteint 256 Go/s. Selon le calendrier prévu, des exemples commerciaux devraient apparaître 12 à 18 mois après la publication de la norme, soit vers 2023, d'abord sur les plateformes serveurs. La norme PCIe 6.0 devrait être disponible au plus tôt d'ici la fin de l'année, avec une vitesse de transmission de 256 Go/s.
Pour en revenir à la technologie elle-même, le PCIe 6.0 est considéré comme la plus grande évolution de ses presque 20 ans d'histoire. À vrai dire, le PCIe 4.0/5.0 n'est qu'une modification mineure du PCIe 3.0, comme par exemple le codage 128b/130b basé sur NRZ (Non-Return-to-Zero).
La norme PCIe 6.0 utilise la modulation d'amplitude par impulsions PAM4 (codage 1B-1B). Un seul signal peut désormais comporter quatre états de codage (00/01/10/11), soit le double de la version précédente, permettant ainsi d'atteindre une fréquence de 30 GHz. Cependant, le signal PAM4 étant plus fragile que le NRZ, il est équipé d'un mécanisme de correction d'erreurs sans voie de retour (FEC) afin de corriger les erreurs de signal sur la liaison et de garantir l'intégrité des données.
Outre PAM4 et FEC, la dernière innovation majeure de PCIe 6.0 réside dans l'utilisation du codage FLIT (Flow Control Unit) au niveau logique. En réalité, PAM4 et FLIT ne sont pas des technologies nouvelles ; elles sont utilisées depuis longtemps dans l'Ethernet ultra-rapide 200G+. Si PAM4 n'a pas réussi à se généraliser, c'est en raison du coût trop élevé de sa couche physique.
De plus, PCIe 6.0 reste rétrocompatible.
Conformément à la tradition, la norme PCIe 6.0 continue de doubler la bande passante d'E/S à 64 GT/s, ce qui se traduit par une bande passante unidirectionnelle de 8 Go/s pour PCIe 6.0 x1, de 128 Go/s pour PCIe 6.0 x16 et de 256 Go/s pour PCIe 6.0 x16. Les SSD PCIe 4.0 x4, largement répandus aujourd'hui, n'auront besoin que de PCIe 6.0 x1.
La norme PCIe 6.0 conserve le codage 128b/130b introduit avec PCIe 3.0. Outre le CRC d'origine, il est intéressant de noter que ce nouveau protocole de canal prend également en charge le codage PAM-4 utilisé dans Ethernet et la GDDR6x, remplaçant ainsi le NRZ de PCIe 5.0. Il est possible de transmettre davantage de données sur un seul canal dans le même laps de temps, grâce notamment à un mécanisme de correction d'erreurs à faible latence, la correction d'erreurs sans voie de retour (FEC), qui rend l'augmentation de la bande passante à la fois possible et fiable.
Nombreux sont ceux qui s'interrogent : la bande passante du PCIe 3.0 est rarement utilisée, alors à quoi sert le PCIe 6.0 ? Face à la multiplication des applications gourmandes en données, notamment l'intelligence artificielle, les canaux d'E/S à débit de transmission plus rapide sont de plus en plus demandés par les professionnels. La large bande passante du PCIe 6.0 permet d'exploiter pleinement le potentiel des produits exigeant une bande passante d'E/S élevée, tels que les accélérateurs, l'apprentissage automatique et les applications HPC. Le PCI-SIG espère également tirer profit de la croissance du secteur automobile, un marché porteur pour les semi-conducteurs. C'est pourquoi le PCI-SIG a créé un nouveau groupe de travail sur les technologies PCIe afin d'étudier comment favoriser l'adoption de cette technologie dans l'industrie automobile, compte tenu de la demande croissante en bande passante de cet écosystème. Cependant, avec la prise en charge de l'interface PCIe 6.0 par les PC pour connecter microprocesseurs, GPU, périphériques d'E/S et stockage de données, les fabricants de cartes mères doivent redoubler de vigilance quant au câblage, afin de garantir la capacité des signaux à haut débit. Les fabricants de chipsets doivent également adapter leurs équipements en conséquence. Un porte-parole d'Intel a refusé de préciser la date d'intégration de la prise en charge PCIe 6.0 aux appareils, mais a confirmé que les processeurs grand public Alder Lake et les processeurs serveur Sapphire Rapids et Ponte Vecchio prendront en charge PCIe 5.0. NVIDIA n'a pas non plus communiqué de date d'introduction pour PCIe 6.0. Cependant, les processeurs BlueField-3 pour centres de données sont déjà compatibles PCIe 5.0. La spécification PCIe définit uniquement les fonctions, les performances et les paramètres à implémenter au niveau de la couche physique, sans préciser leur mise en œuvre. Autrement dit, les fabricants peuvent concevoir l'architecture physique de PCIe en fonction de leurs besoins et des conditions réelles pour garantir la fonctionnalité. Les fabricants de câbles bénéficient ainsi d'une plus grande liberté de conception.
Date de publication : 4 juillet 2023
